

CA-IS37XX APP NOTE

目录

1. 修订历史.....	1
2. 数字隔离器介绍.....	2
2.1. 工作原理.....	2
2.2. 功能框图.....	2
2.3. 真值表.....	3
3. 数字隔离器典型应用.....	3
3.1. 应用电路说明.....	3
3.2. 数字隔离器替代高速光耦.....	4
3.3. 数字隔离器 SPI 接口隔离应用.....	5
3.4. 数字隔离器和单路 RS485 的组合应用.....	5
3.5. 数字隔离器和多路 RS485 的组合应用.....	6
4. 数字隔离器应用布板.....	7

1. 修订历史

版本号	事项	修订人	日期
A01	新建	董佩伟	2020-05-28

2. 数字隔离器介绍

2.1. 工作原理

CA-IS37xx 系列产品采用全差分隔离电容技术。由 SiO_2 构成的高压隔离电容为不同的电压域之间提供可靠的绝缘屏障，并提供可靠的高频信号传输路径；为了保证稳定的数据传输质量，引入开关键控(OOK)调制解调技术。发射机(TX)将输入信号调制到载波频率上，即 TX 在一个输入状态下通过隔离电容传递高频信号，而在另一个输入状态下无信号通过隔离电容，然后接收机根据检测到的带内数据重建输入信号。这个架构为隔离的不同电压域之间提供了可靠的数据传输路径，在启动时不需要考虑初始化。全差分的隔离电容架构可以最大限度地提高信号共模瞬态抗干扰能力。

CA-IS37xx 系列产品采用先进的电路技术可以有效的抑制载波信号和 IO 开关引入的 EMI。相比于电感耦合隔离架构，电容耦合架构具有更高的电磁抗干扰能力。OOK 调制方案消除了脉冲调制方案中可能出现的脉冲丢失引起的误码现象。图 2-1 和图 2-2 分别为单通道功能框图和 OOK 开关键控调制方案波形示意图。

2.2. 功能框图




图 2-1 单通道功能框图




图 2-2 OOK 开关键控调制方案波形示意图

2.3. 真值表

表 2-1 CA-IS37xx 器件真值表。

表 2-1 真值表¹

V _{DDI}	V _{DDO}	输入(Ax/Bx) ²	输出使能 (ENx) ^{3,4}	输出 (Ax/Bx)	模式
PU	PU	H	H or NC	H	正常运行模式： 通道的输出跟随通道输入状态
		L	H or NC	L	
		Open	H or NC	Default	默认输出故障安全模式： 如果通道的输入保持断开状态，则其输出将变为默认值（CA-IS37xxL 为低，CA-IS37xxH 为高）。
X	PU	X	L	Z	高阻抗模式： 如果 Enable 引脚连接为低电平，则输出将处于高阻态。
PD	PU	X	H or NC	Default	默认输出故障安全模式： 如果输入侧 VDD 未通电，则输出进入默认输出故障安全模式（CA-IS37xxL 为低电平，CA-IS37xxH 为高电平）。
X	PD	X	X	Undetermined	如果输出侧 VDD 未供电，则输出的状态不确定。 ⁵

备注：

- V_{DDI} = 输入侧 V_{DD}; V_{DDO} = 输出侧 V_{DD}; PU = 上电 (VCC ≥ 2.375 V); PD = 断电 (VCC ≤ 2.25 V); X = 无关; H = 高电平; L = 低电平; Z = 高阻抗。
- 强驱动的输入信号可以通过内部保护二极管微弱地驱动浮动的 VDD，从而导致输出不确定。
- 当 CA-IS37xx 在噪声环境中工作时，建议将使能引脚输入连接到外部逻辑的高电平或低电平。
- NC 引脚是没有内部连接，可以悬空，连接到 VDD 或连接到 GND。
- 当 2.25V < V_{DDI}, V_{DDO} < 2.375 V 时，输出处于不确定状态。

表 2-2 CA-IS37xx 器件使能输入真值表。

3. 数字隔离器典型应用

3.1. 应用电路说明

相比于光耦器件，CA-IS37xx 系列数字隔离器不需要外部元件来提供偏置或限制电流能力，只需要两个外部 VDD 旁路电容（0.1μF 至 1μF）即可工作。CA-IS37xx 产品输入同时兼容 CMOS 和 TTL 电平，仅吸收微安级的输入漏电流，无需外部缓冲电路即可驱动。输出电阻为 50Ω（轨到轨输出），可提供正向和反向通道配置。图 3-1 显示了 CA-IS3742 产品的典型应用电路。图 3-2 显示了 CA-IS37xx 系列产品的典型应用电路。




图 3-3 CA-IS3742 典型应用电路





图 3-4 CA-IS37xx 系列数字隔离器应用原理图

3.2. 数字隔离器替代高速光耦

替代光耦的优势：

- 单芯片面积小，外围电路元器件少，设计简单。
- 数字隔离器具有更高传输速度，150Mbps。
- 数字隔离器耐压更高，其中 CA-37XX 宽体 5000V，窄体 3750V。
- 数字隔离器性能更稳定，CMTI 更高， $\pm 100\text{KV/US}$ 。


高速光耦使用方案：



光耦使用典型电路

注：基于输出端有上拉电阻，选择 CA-37XX 默认输出对应引脚为高电平。

CA-IS37XX 数字隔离器替代：



注意：

- (1) 供电选择 VCC_A 对应的输出 V_o , VCC_B 对应输入 V_i 。
- (2) V_i 管脚驱动信号，如果是开漏输出，必须加上拉电阻。
- (3) V_o 输出为推挽输出。

3.3. 数字隔离器 SPI 接口隔离应用




图 3-5 SPI 接口隔离

3.4. 数字隔离器和单路 RS485 的组合应用




图 3-6 三通道数字隔离器 + 单路 RS485 应用

3.5. 数字隔离器和多路 RS485 的组合应用




图 3-7 六通道数字隔离器 + 两路 RS485 应用

4. 数字隔离器应用布板




图 4-1 六通道测试板原理图




图 4-2 电路板位号图




图 4-3 顶层布线




图 4-4 第二层布线




图 4-5 第三层布线




图 4-6 底层布线

注意事项

- (1) 隔离栅两边地，尽可能远点，可以提高强电爬电距离。
- (2) 两边供电引脚的去耦电容，尽可能靠近芯片引脚。
- (3) 两边输入输出信号线，尽量不要走平行线，减小信号间的互耦。

重要声明

上述资料仅供参考使用，用于协助 Chipanalog 客户进行设计与研发。Chipanalog 有权在不事先通知的情况下，保留因技术革新而改变上述资料的权利。

Chipanalog 产品全部经过出厂测试。针对具体的实际应用，客户需负责自行评估，并确定是否适用。Chipanalog 对客户使用所述资源的授权仅限于开发所涉及 Chipanalog 产品的相关应用。除此之外不得复制或展示所述资源，如因使用所述资源而产生任何索赔、赔偿、成本、损失及债务等，Chipanalog 对此概不负责。

商标信息

Chipanalog Inc.®、Chipanalog®为 Chipanalog 的注册商标。



<http://www.chipanalog.com>